EDA技術(shù)與應(yīng)用課后習(xí)題答案大全
《EDA技術(shù)與應(yīng)用》為普通高等教育“十一五”國(guó)家級(jí)規(guī)劃教材，下面yjbys小編為大家提供的是本書的課后習(xí)題答案，希望能幫助到大家!
主要內(nèi)容包括：EDA技術(shù);電路設(shè)計(jì)仿真軟件PSpice、Muhisim8的使用方法;可編程邏輯器件的工作原理、分類及應(yīng)用;硬件描述語言Verilog HDL的語法要點(diǎn)與設(shè)計(jì)實(shí)例;數(shù)字集成軟件Quartus n、仿真軟件ModelSim、綜合軟件SynplifyPro等的使用方法及設(shè)計(jì)流程;EDA技術(shù)綜合設(shè)計(jì)實(shí)例。 本書內(nèi)容全面，注重基礎(chǔ)，理論聯(lián)系實(shí)際，突出實(shí)用性，并使用大量圖表說明問題，編寫簡(jiǎn)明精煉、針對(duì)性強(qiáng)，設(shè)計(jì)實(shí)例都通過了編譯，設(shè)計(jì)文件和參數(shù)選擇都經(jīng)過驗(yàn)證，便于讀者對(duì)內(nèi)容的理解和掌握。
第一章
1-1 EDA技術(shù)與ASIC設(shè)計(jì)和FPGA開發(fā)有什么關(guān)系? P3~4
答：利用EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的最后目標(biāo)是完成專用集成電路ASIC的設(shè)計(jì)和實(shí)現(xiàn);FPGA和CPLD是實(shí)現(xiàn)這一途徑的主流器件。FPGA和CPLD通常也被稱為可編程專用IC，或可編程ASIC。FPGA和CPLD的應(yīng)用是EDA技術(shù)有機(jī)融合軟硬件電子設(shè)計(jì)技術(shù)、SoC(片上系統(tǒng))和ASIC設(shè)計(jì)，以及對(duì)自動(dòng)設(shè)計(jì)與自動(dòng)實(shí)現(xiàn)最典型的詮釋。
1-2與軟件描述語言相比，VHDL有什么特點(diǎn)? P6
答：編譯器將軟件程序翻譯成基于某種特定CPU的機(jī)器代碼，這種代碼僅限于這種CPU而不能移植，并且機(jī)器代碼不代表硬件結(jié)構(gòu)，更不能改變CPU的硬件結(jié)構(gòu)，只能被動(dòng)地為其特定的硬件電路結(jié)構(gòu)所利用。綜合器將VHDL程序轉(zhuǎn)化的目標(biāo)是底層的電路結(jié)構(gòu)網(wǎng)表文件，這種滿足VHDL設(shè)計(jì)程序功能描述的電路結(jié)構(gòu)，不依賴于任何特定硬件環(huán)境;具有相對(duì)獨(dú)立性。綜合器在將VHDL(硬件描述語言)表達(dá)的電路功能轉(zhuǎn)化成具體的電路結(jié)構(gòu)網(wǎng)表過程中，具有明顯的能動(dòng)性和創(chuàng)造性，它不是機(jī)械的一一對(duì)應(yīng)式的“翻譯”，而是根據(jù)設(shè)計(jì)庫、工藝庫以及預(yù)先設(shè)置的各類約束條件，選擇最優(yōu)的方式完成電路結(jié)構(gòu)的設(shè)計(jì)。
l-3什么是綜合?有哪些類型?綜合在電子設(shè)計(jì)自動(dòng)化中的地位是什么? P5
什么是綜合? 答：在電子設(shè)計(jì)領(lǐng)域中綜合的概念可以表示為：將用行為和功能層次表達(dá)的電子系統(tǒng)轉(zhuǎn)換為低層次的便于具體實(shí)現(xiàn)的模塊組合裝配的過程。
有哪些類型? 答：(1)從自然語言轉(zhuǎn)換到VHDL語言算法表示，即自然語言綜合。(2)從算法表示轉(zhuǎn)換到寄存器傳輸級(jí)(RegisterTransport Level，RTL)，即從行為域到結(jié)構(gòu)域的綜合，即行為綜合。(3)從RTL級(jí)表示轉(zhuǎn)換到邏輯門(包括觸發(fā)器)的表示，即邏輯綜合。(4)從邏輯門表示轉(zhuǎn)換到版圖表示(ASIC設(shè)計(jì))，或轉(zhuǎn)換到FPGA的配置網(wǎng)表文件，可稱為版圖綜合或結(jié)構(gòu)綜合。
綜合在電子設(shè)計(jì)自動(dòng)化中的地位是什么? 答：是核心地位(見圖1-3)。綜合器具有更復(fù)雜的工作環(huán)境，綜合器在接受VHDL程序并準(zhǔn)備對(duì)其綜合前，必須獲得與最終實(shí)現(xiàn)設(shè)計(jì)電路硬件特征相關(guān)的工藝庫信息，以及獲得優(yōu)化綜合的諸多約束條件信息;根據(jù)工藝庫和約束條件信息，將VHDL程序轉(zhuǎn)化成電路實(shí)現(xiàn)的相關(guān)信息。
1-4在EDA技術(shù)中，自頂向下的設(shè)計(jì)方法的重要意義是什么? P7~10
答：在EDA技術(shù)應(yīng)用中，自頂向下的設(shè)計(jì)方法，就是在整個(gè)設(shè)計(jì)流程中各設(shè)計(jì)環(huán)節(jié)逐步求精的過程。
1-5 IP在EDA技術(shù)的應(yīng)用和發(fā)展中的意義是什么? P11~12
答：IP核具有規(guī)范的接口協(xié)議，良好的可移植與可測(cè)試性，為系統(tǒng)開發(fā)提供了可靠的保證。
第二章
2-1 敘述EDA的FPGA/CPLD設(shè)計(jì)流程。 P13~16
答：1.設(shè)計(jì)輸入(原理圖/HDL文本編輯);2.綜合;3.適配;4.時(shí)序仿真與功能仿真;5.編程下載;6.硬件測(cè)試。
2-2 IP是什么?IP與EDA技術(shù)的關(guān)系是什么? P24~26
IP是什么? 答：IP是知識(shí)產(chǎn)權(quán)核或知識(shí)產(chǎn)權(quán)模塊，用于ASIC或FPGA/CPLD中的預(yù)先設(shè)計(jì)好的電路功能模塊。
IP與EDA技術(shù)的關(guān)系是什么? 答：IP在EDA技術(shù)開發(fā)中具有十分重要的地位;與EDA技術(shù)的關(guān)系分有軟IP、固IP、硬IP：軟IP是用VHDL等硬件描述語言描述的功能塊，并不涉及用什么具體電路元件實(shí)現(xiàn)這些功能;軟IP通常是以硬件描述語言HDL源文件的形式出現(xiàn)。固IP是完成了綜合的功能塊，具有較大的設(shè)計(jì)深度，以網(wǎng)表文件的形式提交客戶使用。硬IP提供設(shè)計(jì)的最終階段產(chǎn)品：掩模。
2-3 敘述ASIC的設(shè)計(jì)方法。 P18~19
答：ASIC設(shè)計(jì)方法,按版圖結(jié)構(gòu)及制造方法分有半定制(Semi-custom)和全定制(Full-custom)兩種實(shí)現(xiàn)方法。
全定制方法是一種基于晶體管級(jí)的，手工設(shè)計(jì)版圖的制造方法。
半定制法是一種約束性設(shè)計(jì)方式，約束的目的是簡(jiǎn)化設(shè)計(jì)，縮短設(shè)計(jì)周期，降低設(shè)計(jì)成本，提高設(shè)計(jì)正確率。半定制法按邏輯實(shí)現(xiàn)的方式不同，可再分為門陣列法、標(biāo)準(zhǔn)單元法和可編程邏輯器件法。
2-4 FPGA/CPLD在ASIC設(shè)計(jì)中有什么用途? P16,18
答：FPGA/CPLD在ASIC設(shè)計(jì)中，屬于可編程ASIC的邏輯器件;使設(shè)計(jì)效率大為提高，上市的時(shí)間大為縮短。
2-5 簡(jiǎn)述在基于FPGA/CPLD的EDA設(shè)計(jì)流程中所涉及的EDA工具，及其在整個(gè)流程中的作用。 P19~23
答：基于FPGA/CPLD的EDA設(shè)計(jì)流程中所涉及的EDA工具有：設(shè)計(jì)輸入編輯器(作用：接受不同的設(shè)計(jì)輸入表達(dá)方式，如原理圖輸入方式、狀態(tài)圖輸入方式、波形輸入方式以及HDL的文本輸入方式。);HDL綜合器(作用：HDL綜合器根據(jù)工藝庫和約束條件信息，將設(shè)計(jì)輸入編輯器提供的信息轉(zhuǎn)化為目標(biāo)器件硬件結(jié)構(gòu)細(xì)節(jié)的信息，并在數(shù)字電路設(shè)計(jì)技術(shù)、化簡(jiǎn)優(yōu)化算法以及計(jì)算機(jī)軟件等復(fù)雜結(jié)體進(jìn)行優(yōu)化處理);仿真器(作用：行為模型的表達(dá)、電子系統(tǒng)的建模、邏輯電路的驗(yàn)證及門級(jí)系統(tǒng)的測(cè)試);適配器(作用：完成目標(biāo)系統(tǒng)在器件上的布局和布線);下載器(作用：把設(shè)計(jì)結(jié)果信息下載到對(duì)應(yīng)的實(shí)際器件，實(shí)現(xiàn)硬件設(shè)計(jì))。
第三章
3-1 OLMC(輸出邏輯宏單元)有何功能?說明GAL是怎樣實(shí)現(xiàn)可編程組合電路與時(shí)序電路的。 P34~36
OLMC有何功能? 答：OLMC單元設(shè)有多種組態(tài)，可配置成專用組合輸出、專用輸入、組合輸出雙向口、寄存器輸出、寄存器輸出雙向口等。
說明GAL是怎樣實(shí)現(xiàn)可編程組合電路與時(shí)序電路的? 答：GAL(通用陣列邏輯器件)是通過對(duì)其中的OLMC(輸出邏輯宏單元)的編程和三種模式配置(寄存器模式、復(fù)合模式、簡(jiǎn)單模式)，實(shí)現(xiàn)組合電路與時(shí)序電路設(shè)計(jì)的。
3-2 什么是基于乘積項(xiàng)的可編程邏輯結(jié)構(gòu)? P33~34，40
答：GAL、CPLD之類都是基于乘積項(xiàng)的可編程結(jié)構(gòu);即包含有可編程與陣列和固定的或陣列的PAL(可編程陣列邏輯)器件構(gòu)成。
3-3 什么是基于查找表的可編程邏輯結(jié)構(gòu)? P40~41
答：FPGA(現(xiàn)場(chǎng)可編程門陣列)是基于查找表的可編程邏輯結(jié)構(gòu)。
3-4 FPGA系列器件中的LAB有何作用? P43~45
答：FPGA(Cyclone/Cyclone II)系列器件主要由邏輯陣列塊LAB、嵌入式存儲(chǔ)器塊(EAB)、I/O單元、嵌入式硬件乘法器和PLL等模塊構(gòu)成;其中LAB(邏輯陣列塊)由一系列相鄰的LE(邏輯單元)構(gòu)成的;FPGA可編程資源主要來自邏輯陣列塊LAB。
3-5 與傳統(tǒng)的測(cè)試技術(shù)相比，邊界掃描技術(shù)有何優(yōu)點(diǎn)? P47~50
答：使用BST(邊界掃描測(cè)試)規(guī)范測(cè)試，不必使用物理探針，可在器件正常工作時(shí)在系統(tǒng)捕獲測(cè)量的功能數(shù)據(jù)�？朔䝼鹘y(tǒng)的外探針測(cè)試法和“針床”夾具測(cè)試法來無法對(duì)IC內(nèi)部節(jié)點(diǎn)無法測(cè)試的難題。
3-6 解釋編程與配置這兩個(gè)概念。 P58
答：編程：基于電可擦除存儲(chǔ)單元的EEPROM或Flash技術(shù)。CPLD一股使用此技術(shù)進(jìn)行編程。CPLD被編程后改變了電可擦除存儲(chǔ)單元中的信息，掉電后可保存。電可擦除編程工藝的優(yōu)點(diǎn)是編程后信息不會(huì)因掉電而丟失，但編程次數(shù)有限，編程的速度不快。
配置：基于SRAM查找表的編程單元。編程信息是保存在SRAM中的，SRAM在掉電后編程信息立即丟失，在下次上電后，還需要重新載入編程信息。大部分FPGA采用該種編程工藝。該類器件的編程一般稱為配置。對(duì)于SRAM型FPGA來說，配置次數(shù)無限，且速度快;在加電時(shí)可隨時(shí)更改邏輯;下載信息的保密性也不如電可擦除的編程。
3-7 請(qǐng)參閱相關(guān)資料，并回答問題：按本章給出的歸類方式，將基于乘積項(xiàng)的可編程邏輯結(jié)構(gòu)的PLD器件歸類為CPLD;將基于查找表的可編程邏輯結(jié)構(gòu)的PLD器什歸類為FPGA，那么，APEX系列屬于什么類型PLD器件? MAX II系列又屬于什么類型的PLD器件?為什么? P54~56
答：APEX(Advanced Logic Element Matrix)系列屬于FPGA類型PLD器件;編程信息存于SRAM中。MAX II系列屬于CPLD類型的PLD器件;編程信息存于EEPROM中。
EDA技術(shù)應(yīng)用于數(shù)字電子技術(shù)的實(shí)踐教學(xué)論文
近年來，電子業(yè)發(fā)展非常迅速，已成為我國(guó)一大支柱產(chǎn)業(yè)，而電子技術(shù)的發(fā)展一定程度上取決于數(shù)字技術(shù)的發(fā)展，伴隨大規(guī)模集成電路及可編程邏輯器件的迅速發(fā)展，針對(duì)傳統(tǒng)電子技術(shù)實(shí)驗(yàn)教學(xué)存在的弊端，有必要對(duì)數(shù)字電子技術(shù)實(shí)踐教學(xué)進(jìn)行改革，基于EDA技術(shù)的數(shù)字電子技術(shù)實(shí)驗(yàn)教學(xué)改革優(yōu)勢(shì)凸顯，既提高了學(xué)生實(shí)驗(yàn)動(dòng)手設(shè)計(jì)的實(shí)踐能力，又培養(yǎng)了學(xué)生的創(chuàng)新思維，同時(shí)提高了這門課程的教學(xué)質(zhì)量，改革成果顯而易見。
1EDA技術(shù)概述
EDA（ElectronicDesignAutomation）是指以計(jì)算機(jī)作為設(shè)計(jì)平臺(tái)，綜合運(yùn)用計(jì)算機(jī)技術(shù)、最新電子技術(shù)及最新智能化技術(shù)先進(jìn)研究成果研制出的電子CAD通用軟件包。EDA技術(shù)先后發(fā)展經(jīng)歷了三個(gè)階段，從20世紀(jì)70年代的CAD階段到80年代的CAE階段，再到90年代的EDA階段，代表著當(dāng)今電子技術(shù)發(fā)展最新方向。由于所涉及內(nèi)容廣泛，且內(nèi)容較為豐富，所以沒有確切的定義�？梢赃@樣理解，EDA技術(shù)是以大規(guī)模的可編程邏輯器件作為設(shè)計(jì)的載體，以硬件描述語言為系統(tǒng)邏輯描述為主要表達(dá)方式，基于計(jì)算機(jī)及大規(guī)�？删幊踢壿嬈骷拈_發(fā)軟件及實(shí)驗(yàn)系統(tǒng)為設(shè)計(jì)工具，通過相關(guān)的開發(fā)軟件，自動(dòng)完成通過軟件設(shè)計(jì)實(shí)現(xiàn)電子系統(tǒng)到硬件系統(tǒng)的一門新技術(shù)�？蓪�(shí)現(xiàn)邏輯編譯、化簡(jiǎn)、分割，及邏輯綜合優(yōu)化、邏輯布局布線、邏輯仿真等功能，完成針對(duì)特定目標(biāo)芯片的適配編譯、邏輯映射及編程下載等工作，最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒?/p>
2傳統(tǒng)的數(shù)字電子技術(shù)課程實(shí)踐教學(xué)的弊端
數(shù)字電子技術(shù)課程實(shí)踐教學(xué)主要分為兩部分，即實(shí)驗(yàn)教學(xué)這一塊，還有課程設(shè)計(jì)與實(shí)習(xí)這一塊的內(nèi)容。傳統(tǒng)型實(shí)驗(yàn)教學(xué)環(huán)節(jié)流程一般是，先要針對(duì)實(shí)驗(yàn)內(nèi)容涉及用到的設(shè)備器材做準(zhǔn)備工作，主要是各種芯片之類的，還要檢驗(yàn)芯片本身是否有損壞的情況，還有各種信號(hào)連線等，以及數(shù)字系統(tǒng)的實(shí)驗(yàn)箱等儀器設(shè)備。準(zhǔn)備齊全后，開始實(shí)驗(yàn)過程中，按照指定的線路連線圖進(jìn)行連接，不斷改變輸入狀態(tài)同時(shí)記錄好相應(yīng)的輸出變化，最后驗(yàn)證是否與理論上相符合。傳統(tǒng)的課程設(shè)計(jì)環(huán)節(jié)主要包括，基于滿足總體性能指標(biāo)的方案設(shè)計(jì)與選擇、實(shí)驗(yàn)參數(shù)值的計(jì)算以及電路實(shí)驗(yàn)的調(diào)試、參數(shù)的修改等。實(shí)驗(yàn)中用到的儀器設(shè)備都有購買準(zhǔn)備齊全，各個(gè)單元電路的調(diào)試及總體電路的調(diào)試。存在的'弊端是整個(gè)實(shí)驗(yàn)過程比較耗時(shí)，而且一旦某個(gè)環(huán)節(jié)出現(xiàn)問題，就要查找原因，還很有可能要重新設(shè)計(jì)實(shí)驗(yàn)方案，設(shè)計(jì)周期較長(zhǎng)，又要重新購買器材，浪費(fèi)資源，增加成本。
3基于EDA技術(shù)的現(xiàn)代數(shù)字電子技術(shù)課程教學(xué)研究
現(xiàn)代數(shù)字電子技術(shù)實(shí)踐課程教學(xué)主要是引入EDA技術(shù)，實(shí)際上就是充分運(yùn)用各種計(jì)算機(jī)軟件來仿真實(shí)驗(yàn)環(huán)境。這樣在實(shí)驗(yàn)準(zhǔn)備方面，工作量大大減輕了，不用再大量準(zhǔn)備各種芯片，也不用驗(yàn)證芯片質(zhì)量好壞，也不需要準(zhǔn)備各種實(shí)驗(yàn)儀器，只需要有電腦用于安裝軟件，來提供實(shí)驗(yàn)仿真環(huán)境就可以了。
3.1EDA技術(shù)在實(shí)驗(yàn)教學(xué)中的運(yùn)用
實(shí)驗(yàn)是電子線路課程教學(xué)的一個(gè)重要環(huán)節(jié)，通過實(shí)驗(yàn)?zāi)芗由顚W(xué)生對(duì)理論知識(shí)的理解和掌握，同時(shí)提高了學(xué)生的動(dòng)手實(shí)踐能力，培養(yǎng)學(xué)生的創(chuàng)新思維。傳統(tǒng)實(shí)驗(yàn)課程教學(xué)，要做大量?jī)x器材料準(zhǔn)備工作，耗工耗時(shí)，但可以使學(xué)生直接面對(duì)真實(shí)的對(duì)象，獲得直接的經(jīng)驗(yàn)。EDA軟件的優(yōu)勢(shì)是可以提供上千種電子元器件盒數(shù)十種儀器儀表，可以很方便地虛擬各種電子實(shí)驗(yàn)，而且只要有計(jì)算機(jī)便不受時(shí)間、場(chǎng)地的限制。而且虛擬實(shí)驗(yàn)有精準(zhǔn)的仿真分析方法和技術(shù)，更加有利于學(xué)生對(duì)實(shí)驗(yàn)現(xiàn)象的觀察和實(shí)驗(yàn)數(shù)據(jù)的獲得，有利于學(xué)生對(duì)電路進(jìn)行別出心裁的修改，對(duì)電路的分析和測(cè)試做不同的嘗試，最終有利于實(shí)驗(yàn)結(jié)論的獲得。這些都是實(shí)際硬件實(shí)驗(yàn)所不具備的優(yōu)勢(shì)。
3.2EDA技術(shù)在課程設(shè)計(jì)和畢業(yè)設(shè)計(jì)中的應(yīng)用
課程設(shè)計(jì)和畢業(yè)設(shè)計(jì)也是數(shù)字電子技術(shù)課程教學(xué)的一個(gè)重要環(huán)節(jié)。在當(dāng)前嚴(yán)峻的就業(yè)形勢(shì)下，學(xué)生在畢業(yè)設(shè)計(jì)中通過對(duì)EDA技術(shù)的運(yùn)用，能明顯增強(qiáng)競(jìng)爭(zhēng)力。因?yàn)槟壳罢n程設(shè)計(jì)和畢業(yè)設(shè)計(jì)工程應(yīng)用類題目不少，在畢業(yè)設(shè)計(jì)中引用EDA技術(shù)，要求學(xué)生對(duì)所設(shè)計(jì)的電路進(jìn)行模擬仿真調(diào)試、驗(yàn)證，在答辯時(shí)候進(jìn)行實(shí)際演示，可以大大提高學(xué)生動(dòng)手能力和開發(fā)設(shè)計(jì)能力。數(shù)字電子技術(shù)課程是一門實(shí)驗(yàn)性很強(qiáng)的課程，傳統(tǒng)實(shí)驗(yàn)教學(xué)環(huán)節(jié)受到很多制約，不利于學(xué)生對(duì)該門課程的學(xué)習(xí)，引入EDA技術(shù)明顯提高課程的教學(xué)質(zhì)量，同時(shí)有利于提高學(xué)生動(dòng)手實(shí)踐能力和培養(yǎng)學(xué)生的創(chuàng)新意識(shí)。在課程設(shè)計(jì)和畢業(yè)設(shè)計(jì)中引入EDA技術(shù)，還大大增加了學(xué)生就業(yè)競(jìng)爭(zhēng)力。事實(shí)證明，數(shù)字電子技術(shù)實(shí)踐教學(xué)引入EDA技術(shù)取得了一定的成果。
探究EDA 技術(shù)在數(shù)字電子技術(shù)實(shí)驗(yàn)中的應(yīng)用
近年來在電子信息技術(shù)的不斷創(chuàng)新與完善下，數(shù)字電子技術(shù)實(shí)驗(yàn)教學(xué)也相繼發(fā)生著巨大的變化，逐步向創(chuàng)新電子實(shí)驗(yàn)教學(xué)方向發(fā)展.當(dāng)前，EDA 技術(shù)融合了計(jì)算機(jī)等先進(jìn)的科學(xué)技術(shù)，并且在具體的電子實(shí)踐技術(shù)教學(xué)中發(fā)揮著積極作用，當(dāng)代的信息技術(shù)教師在電子實(shí)驗(yàn)教學(xué)活動(dòng)中應(yīng)該更多的重視運(yùn)用EDA 技術(shù)來構(gòu)建一個(gè)虛擬的實(shí)驗(yàn)操作平臺(tái)，進(jìn)而能夠讓學(xué)生在其營(yíng)造出的虛擬實(shí)驗(yàn)環(huán)境下對(duì)數(shù)字電子技術(shù)知識(shí)進(jìn)行熟練地掌握，達(dá)到高效學(xué)習(xí)的目的.與此同時(shí)，EDA 技術(shù)能夠?yàn)殡娮訉?shí)驗(yàn)教學(xué)提供科學(xué)化的指導(dǎo)平臺(tái)，在一定程度上增強(qiáng)了學(xué)生的計(jì)算機(jī)應(yīng)用能力、思維創(chuàng)新能力以及實(shí)驗(yàn)操作能力，為學(xué)生日后的發(fā)展打下了堅(jiān)實(shí)的基礎(chǔ).
1 EAD技術(shù)的概述
EAD技術(shù)又可稱之為是電子設(shè)計(jì)自動(dòng)化.它主要是以大規(guī)模的可編程邏輯器件為設(shè)計(jì)載體，以硬件描述性語言為邏輯描述的主要表達(dá)方式之一，并在實(shí)際應(yīng)用中以計(jì)算機(jī)、大規(guī)模的可編程器件的開發(fā)工具軟件以及實(shí)驗(yàn)開發(fā)系統(tǒng)為設(shè)計(jì)工具，以此來自動(dòng)的完成用軟件方式描述的電子系統(tǒng)到硬件系統(tǒng)的編譯、化簡(jiǎn)、分割、綜合及優(yōu)化、布局布線和仿真等一系列的操作流程，直至完成對(duì)特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作，最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒亩鄬W(xué)科融合的新技術(shù).但就當(dāng)前的發(fā)展而言，在我國(guó)應(yīng)用最多的EAD 技術(shù)軟件大多只是Protel、Quartus、Multisim、EWB以及Max-Plus等，雖然它們的實(shí)際應(yīng)用特點(diǎn)都大同小異，但是細(xì)研究發(fā)現(xiàn)，它們之間還是有不一樣的地方出現(xiàn).例如：Quartus主要的操作功能就是為了更快、更好的便于完善數(shù)據(jù)系統(tǒng)的研發(fā);Multisim則是在具體的組合邏輯電路設(shè)計(jì)方面占有優(yōu)勢(shì).因此，在實(shí)際的應(yīng)用中.應(yīng)該結(jié)合具體的情況來合理的選擇應(yīng)用技術(shù).
2 EAD技術(shù)在數(shù)學(xué)電子技術(shù)實(shí)驗(yàn)中的流程分析
2.1 電路特性的優(yōu)化設(shè)計(jì)
電子產(chǎn)品自身的元器件就有最佳的容差，并且外部的環(huán)境溫度是促使電路安全運(yùn)行的重要保證.但是在傳統(tǒng)的電路設(shè)計(jì)方法中，很難對(duì)元器件的容差以及外部的工作環(huán)境溫度進(jìn)行準(zhǔn)確的系統(tǒng)分析，因此所設(shè)計(jì)出的方案也就無法達(dá)到最佳效果.而在應(yīng)用EAD技術(shù)中，可以運(yùn)用溫度分析功能以及統(tǒng)計(jì)分析功能來有效的解決這些問題.在具體的實(shí)踐操作中，由于二者自身的功能可以準(zhǔn)確的計(jì)算出元器件的最佳參數(shù)、電路結(jié)構(gòu)以及與元器件相匹配的工作環(huán)境溫度，通過這樣的方式，不僅可以快速的優(yōu)化電子工程設(shè)計(jì)方案，還能有效的保障使用產(chǎn)品的質(zhì)量.
2.2 設(shè)計(jì)輸入
在傳統(tǒng)的電子技術(shù)實(shí)驗(yàn)課堂教學(xué)中，一般的教學(xué)流程包括硬件、搭試、調(diào)試以及焊接等，在模擬環(huán)境下所出現(xiàn)的問題，都影響著實(shí)際教學(xué)的效果.因此，針對(duì)這一現(xiàn)象，教師們要在實(shí)踐教學(xué)中為學(xué)生們營(yíng)造出良好的實(shí)驗(yàn)教學(xué)環(huán)境，要求教師在實(shí)驗(yàn)教學(xué)活動(dòng)中積極地構(gòu)建出EDA 技術(shù)虛擬電子實(shí)驗(yàn)教學(xué)平臺(tái)，并結(jié)合著實(shí)驗(yàn)的具體環(huán)節(jié)和應(yīng)用項(xiàng)目，在設(shè)計(jì)教學(xué)活動(dòng)時(shí)，建立一個(gè)以VHDL形式的文本和原理圖文本，將其輸入模式發(fā)送到虛擬電子實(shí)驗(yàn)平臺(tái)上，及時(shí)的利用EDA 技術(shù)軟件系統(tǒng)對(duì)VHDL文本的形式進(jìn)行綜合處理，并在具體的操作中將邏輯極線路圖換作為門級(jí)電路形式.在一系列的轉(zhuǎn)換后，最終通過時(shí)序分析文件以及網(wǎng)表信息文件等方式展現(xiàn)出來，進(jìn)而便于學(xué)生在實(shí)驗(yàn)數(shù)據(jù)的研究中能夠進(jìn)行系統(tǒng)化的分析，提升電子技術(shù)實(shí)驗(yàn)的教學(xué)成效。
2.3 各模塊構(gòu)建的分析
電子技術(shù)實(shí)驗(yàn)平臺(tái)上的實(shí)驗(yàn)仿真功效主要包含了項(xiàng)目信息采集、項(xiàng)目基礎(chǔ)教學(xué)、實(shí)驗(yàn)結(jié)果處理以及虛擬實(shí)驗(yàn)四大部分.通過電子技術(shù)實(shí)驗(yàn)的相關(guān)技術(shù)要求，要讓學(xué)生在實(shí)驗(yàn)操作前，進(jìn)行基礎(chǔ)知識(shí)的儲(chǔ)備學(xué)習(xí)，在上機(jī)操作演練前，結(jié)合實(shí)驗(yàn)的具體要求，選擇合適的EDA 技術(shù)應(yīng)用軟件工具，進(jìn)而對(duì)在實(shí)驗(yàn)中總結(jié)出的圖表、實(shí)驗(yàn)數(shù)據(jù)、程序代碼以及仿真曲線等進(jìn)行相應(yīng)的分析和匯總，完成相應(yīng)的實(shí)驗(yàn)任務(wù)，及時(shí)的將匯總信息上傳至服務(wù)器，便于日后的查詢.另外，在基礎(chǔ)學(xué)習(xí)任務(wù)中，其實(shí)驗(yàn)教程主要包含了信息軟件程序語言學(xué)習(xí)、EDA 技術(shù)普及與運(yùn)用、實(shí)驗(yàn)理論知識(shí)的基礎(chǔ)掌握、實(shí)驗(yàn)儀器操作的說明等課程內(nèi)容.在實(shí)際的教學(xué)中，通常用到的EDA 技術(shù)應(yīng)用模塊分析.其結(jié)構(gòu)性較為嚴(yán)謹(jǐn)，在實(shí)際的應(yīng)用中能夠提高此項(xiàng)技術(shù)的應(yīng)用效率.值得一提的是在電子技術(shù)實(shí)驗(yàn)中經(jīng)常使用的EDA 技術(shù)工具包括以下幾個(gè)：QuarhzsII、Matlab、Prote1等，而在電子實(shí)驗(yàn)中課程教學(xué)中采用最多的編程語言是VHDL語言.除此之外通過其內(nèi)部的局域網(wǎng)絡(luò)還能夠下載關(guān)鍵的系統(tǒng)技術(shù)，能夠在學(xué)習(xí)中為學(xué)生們理清設(shè)計(jì)思路，在運(yùn)用該技術(shù)進(jìn)行實(shí)際的數(shù)字實(shí)驗(yàn)設(shè)計(jì)案例時(shí)，有利于學(xué)生們深入地了解電子系統(tǒng)知識(shí)，在很大的程度上能夠提升其設(shè)計(jì)能力。
2.4 綜合分析
綜合分析主要是通過利用EDA 技術(shù)軟件對(duì)電子實(shí)驗(yàn)呈現(xiàn)出綜合器環(huán)境，與VHDL技術(shù)應(yīng)用軟件有著緊密的聯(lián)系.EDA 技術(shù)軟件以及相應(yīng)的硬件電路對(duì)于實(shí)現(xiàn)其轉(zhuǎn)化具有著重要的實(shí)踐意義.基于上述的流程概述，能夠在有效的完成源文件的基礎(chǔ)上進(jìn)行合理的綜合分析.這主要是因?yàn)镋DA 技術(shù)在不斷地應(yīng)用過程中，需要對(duì)大量FPGA 工藝上的系統(tǒng)產(chǎn)品做出分析與判斷.因此，綜合分析后所產(chǎn)生出的結(jié)果會(huì)與系統(tǒng)硬件之間有著密切的關(guān)聯(lián).在運(yùn)用EDA 技術(shù)進(jìn)行分析應(yīng)用時(shí)，能夠在運(yùn)行期間促使邏輯優(yōu)化的形成，以此來產(chǎn)生出相應(yīng)的有實(shí)際關(guān)聯(lián)的網(wǎng)表信息文件.
2.5 適配以及布線布局的分析
在進(jìn)行完綜合分析環(huán)節(jié)后，通過應(yīng)用CPLD 布線適配器將綜合后的網(wǎng)表信息文件對(duì)某一具體的實(shí)驗(yàn)器件進(jìn)行專業(yè)的邏輯映射操作，在進(jìn)行文本以及圖形編輯器時(shí)可通過仿真技術(shù)以及VHDL綜合器對(duì)所得數(shù)據(jù)進(jìn)行優(yōu)化和分析，以能夠形成詳細(xì)、利用率較高的圖表文件，便于后期工作和教學(xué).其具體操作內(nèi)容主要涉及到邏輯分割、優(yōu)化、布線布局等流程，并針對(duì)流程步驟進(jìn)行相應(yīng)的適配工作，在適配完畢后，則會(huì)立即出現(xiàn)時(shí)序仿真時(shí)用到的下載表格和網(wǎng)表信息文件.CPLD 布線適配器的適配布線布局。
2.6 仿真技術(shù)
在上述所有流程工序完成后，進(jìn)行下一步的編程下載環(huán)節(jié)，此過程是電子技術(shù)實(shí)驗(yàn)中較為重要的一部分，在具體操作中需注意以下內(nèi)容：利用EDA技術(shù)軟件工具對(duì)在電子技術(shù)實(shí)驗(yàn)中適配生成后的結(jié)果進(jìn)行詳細(xì)的信息檢測(cè)，也就是俗稱的仿真工作.這一實(shí)驗(yàn)環(huán)節(jié)是進(jìn)行EDA 設(shè)計(jì)的一道重要的設(shè)計(jì)工序，在具體的EDA 設(shè)計(jì)中，其時(shí)序和功能門級(jí)仿真技術(shù)一般是通過EDA 技術(shù)軟件應(yīng)用來實(shí)現(xiàn)的，它主要實(shí)現(xiàn)了仿真測(cè)試的兩種功能，一種是功能仿真，一種是時(shí)序仿真.仿真技術(shù)的具體應(yīng)用,可以對(duì)功能仿真和時(shí)序仿真進(jìn)行分析.其一，功能仿真，也就是在實(shí)驗(yàn)設(shè)計(jì)中具體的用來描述設(shè)計(jì)當(dāng)中邏輯相關(guān)功能的仿真，通過這種描述能展現(xiàn)出更為清晰的系統(tǒng)最終功能，辨別出是否與設(shè)計(jì)方案相一致，但在具體的實(shí)踐中，存在著一些弊端，就是在實(shí)驗(yàn)仿真的過程中，并沒有結(jié)合實(shí)驗(yàn)器件的具體特性，進(jìn)而導(dǎo)致出現(xiàn)一些錯(cuò)誤的仿真結(jié)論，影響實(shí)驗(yàn)效果.其二，時(shí)序仿真就是在適配任務(wù)結(jié)束后所產(chǎn)生的網(wǎng)表信息文件展開的仿真.這種仿真會(huì)在一定條件下實(shí)現(xiàn)仿真模擬測(cè)試，在實(shí)際的測(cè)試運(yùn)行中還會(huì)與真實(shí)的電子實(shí)驗(yàn)器件在運(yùn)行模式下的特性相匹配.時(shí)序仿真在具體的實(shí)踐中充分的結(jié)合了電子實(shí)驗(yàn)器件自身的獨(dú)具特性，因此其仿真效果達(dá)到了較高的精準(zhǔn)度。
3 結(jié)束語
綜上所述，EDA 技術(shù)在電子技術(shù)實(shí)驗(yàn)教學(xué)研究中有著十分重要的影響，在具體的電子技術(shù)實(shí)驗(yàn)中應(yīng)用EDA 技術(shù)，結(jié)合其自身的特點(diǎn)，將其合理的對(duì)數(shù)字電子技術(shù)實(shí)驗(yàn)進(jìn)行仿真模擬，并根據(jù)具體的實(shí)驗(yàn)情況，營(yíng)造一個(gè)數(shù)字電子技術(shù)實(shí)驗(yàn)虛擬平臺(tái)，這不僅為電子技術(shù)實(shí)驗(yàn)開創(chuàng)出具有較高實(shí)踐性的實(shí)驗(yàn)環(huán)境，同時(shí)也是電子技術(shù)實(shí)驗(yàn)?zāi)Ｊ降囊环N創(chuàng)新.并且在數(shù)字電子實(shí)驗(yàn)中應(yīng)用EDA 技術(shù)，能夠在實(shí)驗(yàn)中為學(xué)生直觀的呈現(xiàn)出傳統(tǒng)電路設(shè)計(jì)中出現(xiàn)的問題，使學(xué)生快速的將新技術(shù)、新方法上升到實(shí)驗(yàn)階段，增強(qiáng)學(xué)生知識(shí)的掌握度以及實(shí)踐創(chuàng)新能力，從而全面提升電子技術(shù)實(shí)驗(yàn)質(zhì)量.