- 相關(guān)推薦
嵌入式系統(tǒng)開發(fā)技術(shù)工程師復(fù)習(xí)要點(diǎn)：邏輯電路基礎(chǔ)
導(dǎo)語：計(jì)算機(jī)四級(jí)指的是全國(guó)計(jì)算機(jī)等級(jí)考試的最高級(jí)別，科目種類有：四級(jí)操作系統(tǒng)原理、四級(jí)計(jì)算機(jī)組成與接口、四級(jí)數(shù)據(jù)庫原理、四級(jí)軟件工程、四級(jí)計(jì)算機(jī)網(wǎng)絡(luò)�？荚噺目颇恐腥我膺x取兩個(gè)科目進(jìn)行考試，同時(shí)通過成績(jī)方為合格。下面我們來看看嵌入式系統(tǒng)開發(fā)技術(shù)工程師考試復(fù)習(xí)要點(diǎn)：邏輯電路基礎(chǔ)，供參考借鑒！
邏輯電路基礎(chǔ)
(1)根據(jù)電路是否具有存儲(chǔ)功能，將邏輯電路劃分為：組合邏輯電路和時(shí)序邏輯電路。
(2)組合邏輯電路：電路在任一時(shí)刻的輸出，僅取決于該時(shí)刻的輸入信號(hào)，而與輸入信號(hào)作用前電路的狀態(tài)無關(guān)。常用的邏輯電路有譯碼器和多路選擇器等。
(3)時(shí)序邏輯電路：電路任一時(shí)刻的輸出不僅與該時(shí)刻的輸入有關(guān)，而且還與該時(shí)刻電路的狀態(tài)有關(guān)。因此，時(shí)序電路中必須包含記憶元件。觸發(fā)器是構(gòu)成時(shí)序邏輯電路的基礎(chǔ)。常用的時(shí)序邏輯電路有寄存器和計(jì)數(shù)器等。
(4)真值表、布爾代數(shù)、摩根定律、門電路的概念。
(5)NOR(或非)和NAND(與非)的門電路稱為全能門電路，可以實(shí)現(xiàn)任何一種邏輯函數(shù)。
(6)譯碼器：多輸入多輸出的組合邏輯網(wǎng)絡(luò)。
每輸入一個(gè)n位的二進(jìn)制代碼，在m個(gè)輸出端中最多有一個(gè)有效。當(dāng)m=2n是，為全譯碼;當(dāng)m<2n時(shí)，為部分譯碼。
(7)由于集成電路的高電平輸出電流小，而低電平輸出電流相對(duì)比較大，采用集成門電路直接驅(qū)動(dòng)LED時(shí)，較多采用低電平驅(qū)動(dòng)方式。液晶七段字符顯示器LCD利用液晶有外加電場(chǎng)和無外加電場(chǎng)時(shí)不同的光學(xué)特性來顯示字符。
(8)時(shí)鐘信號(hào)是時(shí)序邏輯的基礎(chǔ)，它用于決定邏輯單元中的狀態(tài)合適更新。同步是時(shí)鐘控制系統(tǒng)中的主要制約條件。
(9)在選用觸發(fā)器的時(shí)候，觸發(fā)方式是必須考慮的因素。觸發(fā)方式有兩種：電平觸發(fā)方式：具有結(jié)構(gòu)簡(jiǎn)單的有點(diǎn)，常用來組成暫存器。
邊沿觸發(fā)方式：具有很強(qiáng)的抗數(shù)據(jù)端干擾能力，常用來組成寄存器、計(jì)數(shù)器等。
【嵌入式系統(tǒng)開發(fā)技術(shù)工程師復(fù)習(xí)要點(diǎn)：邏輯電路基礎(chǔ)】相關(guān)文章：
嵌入式系統(tǒng)開發(fā)工程師考試復(fù)習(xí)要點(diǎn)06-19
2016年嵌入式系統(tǒng)開發(fā)工程師考試復(fù)習(xí)要點(diǎn)匯總10-26
計(jì)算機(jī)三級(jí)考試《嵌入式系統(tǒng)開發(fā)技術(shù)》復(fù)習(xí)要點(diǎn)07-13
計(jì)算機(jī)四級(jí)《嵌入式系統(tǒng)開發(fā)工程師》考試的復(fù)習(xí)要點(diǎn)08-26
最新嵌入式系統(tǒng)開發(fā)工程師模擬試題10-23
三級(jí)嵌入式系統(tǒng)開發(fā)技術(shù)試題及答案10-24
2017年計(jì)算機(jī)四級(jí)嵌入式系統(tǒng)開發(fā)工程師考點(diǎn)復(fù)習(xí)07-31
2015《嵌入式系統(tǒng)開發(fā)工程師》面試模擬題08-07