- 相關(guān)推薦
cadence布線問(wèn)題解答「精選」
鏗騰電子科技有限公司(Cadence Design Systems, Inc; NASDAQ:CDNS)是一個(gè)專(zhuān)門(mén)從事電子設(shè)計(jì)自動(dòng)化(EDA)的軟件公司，由SDA Systems和ECAD兩家公司于1988年兼并而成。下面小編準(zhǔn)備了關(guān)于cadence布線問(wèn)題解答，歡迎大家參考!
1. 怎樣建立自己的元件庫(kù)?
建立了一個(gè)新的project后，畫(huà)原理圖的第一步就是先建立自己所需要的庫(kù)，所采用的工具就是part developer. 首先在建立一個(gè)存放元件庫(kù)的目錄(如mylib)，然后用寫(xiě)字板打開(kāi)cds.lib，定義： Define mylib d:boardmylib(目錄所在路徑). 這樣就建立了自己的庫(kù)。在Concept_HDL的component->add，點(diǎn)擊search stack，可以加入該庫(kù)。
2. 保存時(shí)Save view和Save all view 以及選擇Change directory 和不選擇的區(qū)別?
建立好一個(gè)元件庫(kù)時(shí)，首先要先保存，保存盡量選擇 save view。在concept-HDL中，我們用鼠標(biāo)左鍵直接點(diǎn)擊器件后，便可以對(duì)器件的外形尺寸進(jìn)行修改，這時(shí)如果你再進(jìn)入part developer做一些修改后，如果選擇save all view會(huì)回到原來(lái)的外形尺寸，而選save view會(huì)保留改動(dòng)后的外形。
3. 如何建part庫(kù)，怎么改變symbol中pin腳的位置?
在project manager中tools/part developer可建立，選擇庫(kù)并定義part name，在symbol中add symbol，package中add package/addpin，依次輸入pin：
package中：
a， Name : pin’s logical name不能重復(fù)
b， pin : pin的標(biāo)號(hào)，原理圖中backannotate后相應(yīng)的標(biāo)號(hào)
c， pin type: pin腳的類(lèi)型(input，output等，暫可忽略)
d， active：pin的觸發(fā)類(lèi)型 high(高電平)，low(低電平)
e， nc：填入空腳的標(biāo)號(hào)
f， total：此類(lèi)型的所有pin腳數(shù)
g， 以下暫略
symbol中：
a， logical name：對(duì)應(yīng)package中的name
b， type：對(duì)應(yīng)package中的type
c， position：pin腳在器件中位置(left , right , top , bottom)
d， pintext：pin在器件中顯示的name(對(duì)應(yīng)package中的pin，但可重復(fù)，比如package中
的gnd1和gnd2都可設(shè)為gnd)
e， active：對(duì)應(yīng)package中的active
修改：用part developer打開(kāi)要修改的器件，*選擇edit/restrict changes(若不選擇，則器件被保護(hù)，修改后存盤(pán)無(wú)效)，一般修改：
a， package中相應(yīng)pin的標(biāo)號(hào)和name
b， pin的active類(lèi)型
c， symbol中各pin腳的順序(pin腳的順序在第一次存盤(pán)后再次打開(kāi)會(huì)被改變，對(duì)于較多
pin腳的器件，如232pins，修改較繁瑣，故盡力保證的一次的成功率。pin腳在器件中的排列順序是根據(jù)symbol中的順序而定，故symbol中pin腳的順序一定要正確，若有錯(cuò)需修改，選中pin按ctrl鍵配合上下鍵標(biāo)可移動(dòng)pin腳位置。
4. 畫(huà)電原理圖時(shí)為什么Save及打包會(huì)出錯(cuò)?
當(dāng)保存時(shí)出錯(cuò)，主要原因可能是：所畫(huà)的信號(hào)線可能與元件的pin腳重合，或信號(hào)線自身重合;信號(hào)線重復(fù)命名;信號(hào)線可能沒(méi)有命名;在高版本中(版本 14.0以上)中，自己所創(chuàng)建的庫(kù)不能與系統(tǒng)本身帶有的庫(kù)名字相同;建庫(kù)時(shí)，封裝原件的管腳個(gè)數(shù)與原件庫(kù)的管腳個(gè)數(shù)不同。打包時(shí)會(huì)出錯(cuò)的原因則有可能是所做的封裝類(lèi)型與元件不匹配(如pin腳的個(gè)數(shù)，封裝的類(lèi)型名等。
5. 在電原理圖中怎樣修改器件屬性及封裝類(lèi)型?
在菜單Text下拉菜單中選擇Attribute特性，然后點(diǎn)擊器件，則彈出一Attribute 窗口，點(diǎn)擊Add按鈕，則可以加入name ,value,JEDEC_TYPE (封裝類(lèi)型) 等屬性。
6. 如何在Pad Design中定義Pad/via?及如何調(diào)用*.pad?
在pad design中，建立pad 時(shí)，type選single類(lèi)型，應(yīng)該定義下面幾層的尺寸：begin layer(有時(shí)是end layer), soldermask和 pastemask 。建立Via時(shí)，type一般選through，定義drill hole 的尺寸和所有的layer層(注意定義thermal relief和anti pad)以及soldermask。一般Pastemask和Regular一樣大，soldmask比layer的尺寸大幾個(gè)Mil，而thermal relief和anti pad比regular pad的尺寸大10Mil以上。
7. 做封裝庫(kù)要注意些什么?
做封裝既可以在Allegro中File->New->package symbol，也可以使用Wizard(自動(dòng)向
導(dǎo))功能。在這個(gè)過(guò)程中，最關(guān)鍵的是確定pad與pad的距離(包括相鄰和對(duì)應(yīng)的pad之間)，以確保后期封裝過(guò)程中元器件的Pin腳能完全的無(wú)偏差的粘貼在 Pad上。如果只知道Pin的尺寸，在設(shè)計(jì)pad的尺寸時(shí)應(yīng)該比Pin稍大，一般width大1.2~1.5倍，length長(zhǎng)0.45mm左右。除了 pad的尺寸需特別重視外，還要添加一些層，比如SilkScreen_top和Bottom，因?yàn)樵谝院笞龉饫L文件時(shí)需要(金手指可以不要)，Ref Des也最好標(biāo)注在Silkscreen層上，同時(shí)注意絲印層不要畫(huà)在Pad上。還應(yīng)標(biāo)志1號(hào)pin腳的位置，有一些特殊的封裝，比如金手指，還可以加上一層Via keep out，或者route keep out等等，這些都可以根據(jù)自己的要求來(lái)添加。操作上要注意的是建好封裝后，一定不要忘了點(diǎn)擊Create symbol，不然沒(méi)有生成*.psm文件，在Allegro就無(wú)法調(diào)用。
8.為什么無(wú)法Import網(wǎng)表?
在Allegro中File選項(xiàng)中選Import―――>logic，在import logic type選HDL-concept，注意在Import from欄確認(rèn)是工作路徑下的packaged目錄，系統(tǒng)有可能自動(dòng)默認(rèn)為是physical目錄。
9.怎么在Allegro中定義自己的快捷鍵?
在 allegro下面的空白框內(nèi)，緊接著command>提示符，打入alias F4(快捷鍵) room out(命令)�；蛘咴贑adence 安裝目錄/share/pcb/text里有個(gè)env文件，用寫(xiě)字板打開(kāi)，找到Alias定義的部分，進(jìn)行手動(dòng)修改既可。
10.怎么進(jìn)行疊層定義?在布線完成之后如何改變疊層設(shè)置?
在 Allegro中，選Setup-?Cross-section。如果想添加層，在Edit欄選Insert，刪除為del，材料型號(hào)，絕緣層一般為 FR-4，Etch層為Copper，層的類(lèi)型，布線層選Conductor，鋪銅層為Plane，絕緣層為Dielectric，Etch Subclass Name分別為T(mén)op，Gnd，S1，S2，Vcc，Bottom。
Film Type一般選擇Positive，plane層選擇Negative。如果布線完成之后，發(fā)現(xiàn)疊層設(shè)置需要改動(dòng)。比如原來(lái)設(shè)置的為3，4層是plane 層，現(xiàn)在需要改為2，5層，不能簡(jiǎn)單的通過(guò)重命名來(lái)改變，可先在2，5層處添加兩層plane層，然后將原來(lái)的plane層刪除。
【cadence布線問(wèn)題解答「」】相關(guān)文章：
網(wǎng)絡(luò)布線對(duì)網(wǎng)速常見(jiàn)要素09-26
汽車(chē)音響布線有哪些07-12
關(guān)于綜合布線系統(tǒng)線纜挑選方法07-26
綜合布線施工合同范文10-27
最新家庭影院布線技巧方法08-11
KTV弱電布線規(guī)范 （音控項(xiàng)）08-07
IBM認(rèn)證問(wèn)題解答07-23
泡茶的方法及問(wèn)題解答06-30
陰瑜伽問(wèn)題解答10-08