計算機組成原理是什么

　　計算機組成指的是系統(tǒng)結構的邏輯實現(xiàn)，包括機器機內的數(shù)據(jù)流和控制流的組成及邏輯設計等。計算機由什么組成的，有什么原理呢?下面yjbys小編為大家分析一下!

　　【計算機性能指標】

　　計算機的性能指標主要是CPU性能指標、存儲器性能指標和I/O吞吐率。

　　處理機字長：是指處理機運算器中一次能夠完成二進制運算的位數(shù)。

　　總線寬度：一般指CPU中運算器與存儲器之間進行互連的內部總線二進制位數(shù)。

　　存儲器帶寬：單位時間內從存儲器讀出事物二進制數(shù)信息量，一般用字節(jié)數(shù)/秒表示。

　　主頻/時鐘周期：CPU的工作節(jié)拍受主時鐘控制，主時鐘不斷產生固定頻率的時鐘，主時鐘的頻率(f)叫CPU的主頻。主頻的倒數(shù)稱為CPU的周期(T)。

　　CPI：表示每條指令周期數(shù)，即執(zhí)行一般程序所占用的CPU時間，

　　CPU執(zhí)行時間=CPU時鐘周期數(shù)*CPU時鐘周期

　　MIPS：表示平均每秒執(zhí)行多少百萬條定點指令數(shù)，

　　FLOPS:表示每秒執(zhí)行浮點操作的次數(shù)，用來衡量機器浮點操作的性能。

　　FLOPS=程序中的浮點操作次數(shù)/程序執(zhí)行時間(s)

　　【定點數(shù)的表示和運算】

　　一個定點數(shù)由符號位和數(shù)值域兩部分組成。按小數(shù)點位置不同，定點數(shù)有純小數(shù)和純整數(shù)兩種表示方法。在定點計算機中，兩個原碼表示的數(shù)相乘的運算規(guī)則是：乘積的符號位由兩數(shù)的符號位按異或運算得到，而乘積的數(shù)值部分則是兩個正數(shù)相乘之積。兩個原碼表示的數(shù)相除時，商的符號位由兩數(shù)的符號按位相加求得，商的數(shù)值部分由兩數(shù)的數(shù)值部分相除求得。

　　【算數(shù)邏輯單元ALU】

　　為運算器構造的簡單性，運算方法中算數(shù)運算通常采用補碼加、減法，原碼乘除法或補碼乘除法。為了運算器的高速性和控制的簡單性，采用了先行進位、陣列乘除法、流水線等并行技術措施。ALU不僅具有多種算術運算和邏輯運算的功能，而且具有先行進位邏輯，從而能實現(xiàn)高速運算。

　　【存儲器的分類】

　　按存儲介質，用半導體器件組成的存儲器稱為半導體存儲器，用磁性材料做成的存儲器稱為磁表面存儲器;作為存儲介質的基本要求，必須有兩個明顯區(qū)別的物理狀態(tài)，分別用來表示二進制的代碼0和1。另一方面，存儲器的存取速度又取決于這種物理狀態(tài)的改變速度。

　　按存取方式，存儲器中任何存儲單元的內容都能被隨機存取，且存取時間和存儲單元的位置無關的存儲器稱為隨機存儲器，存儲器只能按某種順序來存取，即存取時間和存儲單元的物理位置有關的存儲器稱為順序存儲器;半導體存儲器是隨機存儲器，RAM和ROM都是采用隨機存取的方式進行信息訪問，磁帶存儲器是順序存儲器。

　　按信息易失性，斷電后信息消失的存儲器稱為易失性存儲器，斷電后仍能保存信息的存儲器稱為非易失性存儲器;半導體讀寫存儲器RAM是易失性存儲器，ROM是非易失性存儲器，磁性材料做成的存儲器是非易失性存儲器。

　　按存儲內容可變性，有些半導體存儲器存儲的內容是固定不變的，即只能讀出而不能寫入，這種半導體存儲器稱為只讀存儲器(ROM)，既能讀出又能寫入的半導體存儲器稱為隨機讀寫存儲器(RAM);

　　按系統(tǒng)中的作用，可分為內部存儲器、外部存儲器;又可分為主存儲器、高速緩沖存儲器、輔助存儲器、控制存儲器;半導體存儲器是內部存儲器，磁盤是外部存儲器，又是輔助存儲器。

　　【存儲器的層次化結構】

　　目前在計算機系統(tǒng)中，通常采用多級存儲器體系結構，即使用高級緩沖存儲器(cache)、主存儲器和外存儲器。CPU能直接訪問的存儲器稱為內存儲器，它包括cache和主存儲器。CPU不能直接訪問外存儲器，外存儲器的信息必須調入內存儲器后才能為CPU進行處理。cache是計算機系統(tǒng)中的一個高速小容量半導體存儲器，在計算機中利用cache來高速存取指令和數(shù)據(jù)。cache的工作原理基于程序運行中具有的空間局部性和時間局部性特征。cache能高速地向CPU提供指令和數(shù)據(jù)，從而加快了程序的執(zhí)行速度。從功能上看，它是主存的緩沖存儲器，由高速的SRAM組成。為追求高速，包括管理在內的全部功能由硬件實現(xiàn)，因而對程序員是透明的。與主存容量相比。cache的容量很小，它保存的內容只是主存內容的一個子集，且cache與主存的數(shù)據(jù)交換是以塊為單位。主存儲器是計算機系統(tǒng)的主要存儲器，由MOS半導體存儲器組成，用來存放計算機運行期間的大量程序和數(shù)據(jù)，能和cache交換數(shù)據(jù)和指令。外存儲器是大容量輔助存儲器，通常用來存放系統(tǒng)程序和大型數(shù)據(jù)文件及數(shù)據(jù)庫。

　　存儲器的技術指標有存儲容量、存取時間、存儲周期、存儲器帶寬。存取時間、存儲周期、存儲器帶寬三個概念反映了主存的速度指標。

　　存取時間：指一次讀操作命令發(fā)出到該操作完成，將數(shù)據(jù)讀出到數(shù)據(jù)總線上所經歷的時間。通常取寫操作時間等于讀操作時間，故稱為存儲器存取時間，存取時間又稱存儲器訪問時間。

　　存儲周期：指連續(xù)兩次讀操作所需間隔的最小時間。通常，存儲周期略大于存取時間。

　　“位(bit)”是電子計算機中最小的數(shù)據(jù)單位，每一位的狀態(tài)只能是0或1。8個二進制位構成一個“字節(jié)(Byte)”,字節(jié)是儲存空間的基本計量單位，一個字節(jié)可以儲存一個英文字母，2個字節(jié)可以儲存一個漢子。“字”由若干字節(jié)構成，字的位數(shù)叫作字長，不同檔次的機器有不同的字長。存儲器的基本單位字節(jié)的長度是8 bit。表示主存容量的常用單位字節(jié)B，是基本單位。此外還有KB、MB、GB、TB。一個雙穩(wěn)態(tài)半導體電路或一個CMOS晶體管或磁性材料的存儲元，均可以存儲一位二進制代碼。這個二進制代碼位是存儲器中最小的存儲單位，稱為存儲位元。

　　所有的SRAM的特征是用一個鎖存器(觸發(fā)器)作為存儲元，觸發(fā)器具有兩個穩(wěn)定的狀態(tài)，只要直流供電電源一直加在這個記憶電路上，它就無限期地保持記憶的1或0狀態(tài);如果電源斷電，那么存儲的數(shù)據(jù)(1或0)就會丟失。SRAM是易失性存儲器。半導體靜態(tài)存儲器 SRAM 的存儲原理是依靠雙穩(wěn)態(tài)電路。SRAM存儲器的存儲元是一個觸發(fā)器，它具有兩個穩(wěn)定的狀態(tài)。SRAM的優(yōu)點是存取速度快，但存儲容量不如DRAM大。動態(tài)MOS隨機讀寫存儲器DRAM的存儲容量極大，通常用作計算機的主存儲器。主存也可以用SRAM實現(xiàn)，只是成本高。與SRAM相比，DRAM成本低、功耗低，但需要刷新。動態(tài)RAM存儲信息依靠的是電容。DRAM存儲器的存儲元是由一個MOS晶體管和電容器組成的記憶電路，其中MOS晶體管作為開關使用，而所存儲的信息1或0則是由電容器上的電荷量來體現(xiàn)--當電容器充滿電荷時，代表儲存了1，當電容器放電沒有電荷時，代表存儲了0。讀出過程也是刷新過程。輸入緩沖期與輸出緩沖器總是互鎖的。這是因為讀操作和寫操作是互斥的，不會同時發(fā)生。與SRAM不同的是：DRAM增加了行地址鎖存器和列地址鎖存器，增加了刷新計數(shù)器和相應的控制電路。DRAM比SRAM集成度更高。DRAM讀出后必須刷新，而未讀寫的存儲元也要定期刷新，而且要按行刷新，所以刷新計數(shù)器的長度等于行地址鎖存器。DRAM存儲位元是基于電容器上的電荷量存儲，這個電荷量隨著時間和溫度而減少，因此必須定期地刷新，以保持它們原來記憶的信息。DRAM是易失性存儲器。一次讀操作會自動地刷新選中行中的所有存儲位元。然而通常情況下，人們不能準確地預知讀操作出現(xiàn)的頻率，因此無法阻止數(shù)據(jù)丟失。在這種情況下，必須對DRAM進行定期刷新。DRAM使用電容存儲，所以必須隔一段時間刷新(refresh)一次，如果存儲單元沒有被刷新，存儲的信息就會丟失。DRAM存儲器有讀周期、寫周期和刷新周期，刷新周期比讀/寫周期有更高的優(yōu)先權。DRAM存儲器需要逐行進行定時刷新，以使不因存儲信息的電容漏電而造成信息丟失。另外，DRAM芯片的讀出是一種破壞性讀出，因此在讀取之后要立即按讀出信息予以充電再生。動態(tài)MOS隨機讀寫存儲器DRAM的存儲容量極大，通常用作計算機的主存儲器。SRAM和DRAM都是隨機讀寫存儲器，它們的特點是數(shù)據(jù)可讀可寫。ROM叫作只讀存儲器，在它工作時只能讀出，不能寫入，其中存儲的原始數(shù)據(jù)必須在它工作以前寫入。FLASH叫作閃存存儲器，是高密度非易失性的讀/寫存儲器，高密度意味著它具有巨大比特數(shù)目的存儲容量，非易失性意味著存放的數(shù)據(jù)在沒有電源的情況下可以長期保存。FLASH存儲元是在EPROM存儲元基礎上發(fā)展起來的。閃存存儲器有三個主要的基本操作，它們是編程操作、讀取操作和擦除操作�？删幊蘎OM有PROM、EPROM、EEPROM。其中，PROM是一次性編程。EPROM叫作光擦除可編程只讀存儲器，它的存儲內容可以根據(jù)需要寫入，當需要更新時將原存儲內容抹去，再寫入新的內容。EEPROM叫作電擦除可編程只讀存儲器，其儲存元是一個具有兩個柵極的NMOS管，這種存儲器在出廠時，存儲器內容為全“1”狀態(tài)。使用時，可根據(jù)要求把某些存儲元寫“0”。EPROM是可改寫的，但它不能用作為隨機存儲器用。

　　【主存儲器與CPU的連接】

　　主儲存器和CPU之間增加cache的目的是解決CPU和主存之間的速度匹配問題。程序和數(shù)據(jù)存儲在主存中，主存通常采用多體交叉存儲器，以提高訪問速度。cache是一個高速緩沖存儲器，用以彌補主存和CPU速度上的差異。指令部件本身又構成一個流水線，它由取指令、指令譯碼、計算操作數(shù)地址、取操作數(shù)等幾個過程段組成。指令隊伍是一個先進先出(FIFO)的寄存器棧，用于存放經過譯碼的指令和取來的操作數(shù)。它也是由若干個過程段組成的流水線。執(zhí)行部件可以具有多個算數(shù)邏輯運算部件，這些部件本身又用流水線方式構成。為了使存儲器的存取時間能與流水線的其他各過程段的速度匹配，一般采用多體交叉存儲器。執(zhí)行段的速度匹配問題，通常采用并行的運算部件以及部件流水線的工作方式來解決。一般采用的方法包括：將執(zhí)行部件分為定點執(zhí)行部件和浮點執(zhí)行部件兩個可并行執(zhí)行的部分，分別處理定點運算指令和浮點運算指令;在浮點執(zhí)行部件中，又有浮點加法部件和浮點乘/除部件，它們也可以同時執(zhí)行不同的指令;浮點運算部件都以流水線方式工作。所謂資源相關，是指多條指令進入流水線后在同一機器時鐘周期內爭用同一個功能部件所發(fā)生的沖突。在一個程序中，如果必須等前一條指令 執(zhí)行完畢后，才能執(zhí)行后一條指令，那么這兩條指令就是數(shù)據(jù)相關的。為了解決數(shù)據(jù)相關沖突，流水CPU的運算器中特意設置若干運算結果緩沖寄存器，暫時保留運算結果，以便于后繼指令直接使用，這稱為“向前”或定向傳送技術。控制相關沖突是由轉移指令引起的。當執(zhí)行轉移指令時，依據(jù)轉移條件的產生結果，可能為順序取下條指令;也可能轉移到新的目標地址取指令，從而使流水線發(fā)生斷流。為了減小轉移指令對流水線性能的影響，常采用以下兩種轉移處理技術：由編譯程序重排指令序列來實現(xiàn)的延遲轉移法、硬件方法來實現(xiàn)的轉移預測法。

　　【雙口RAM和多模塊存儲器】

　　雙端口存儲器采用空間并行技術，能進行高速讀/寫操作。雙端口存儲器提供了兩個相互獨立的讀寫電路，可以對存儲器中任意位置上的數(shù)據(jù)進行獨立的存取操作。事實上雙端口存儲器也可以由DRAM構成。當兩個端口的地址不相同時，在兩個端口上進行讀寫操作，一定不會發(fā)生沖突。當兩個端口同時存取存儲器同一存儲單元時，便發(fā)生沖突�？傊�，當兩個端口均為開放狀態(tài)且存取地址相同時，發(fā)生讀寫沖突。

　　一個由若干模塊組成的主存儲器是線性編址的，這些地址在各模塊中的安排方式有兩種：一種是順序方式，一種是交叉方式。從定性分析，對連續(xù)字的成塊傳送，交叉方式的存儲器可以實現(xiàn)多模塊流水式并行存取，大大提高存儲器的帶寬，由于CPU的速度比主存快，假如能同時從主存取出n條指令，這必然會提高機器的運行速度。多模塊交叉存儲器是一種并行存儲器結構。

　　【高速緩沖存儲器(cache)】

　　cache是一種高速緩沖存儲器，是為了解決CPU和主存之間速度不匹配而采用的一項重要技術。其原理基于程序運行中具有的空間局部性和時間局部性特征。cache能高速地向CPU提供指令和數(shù)據(jù)，從而加快了程序的執(zhí)行速度。從功能上看，它是主存的緩沖存儲器，由高速的SRAM組成。為追求高速，包括管理在內的全部功能由硬件實現(xiàn)，因而對程序員是透明的。當前隨著半導體器件集成度的進一步提高，cache已放入到CPU中，其工作速度接近于CPU的速度，從而能組成兩級以上的cache系統(tǒng)。cache除包含SRAM外，還要有控制邏輯。若cache在CPU芯片外，它的控制邏輯一般與主存控制邏輯合成在一起，成為主存/cache控制器;若cache在CPU內，則由CPU提供它的控制邏輯。CPU與cache之間的數(shù)據(jù)交換是以字為單位，而cache與主存之間的數(shù)據(jù)交換是以塊為單位。一個塊由若干字組成，是定長的。當CPU讀取內存中一個字時，便發(fā)出此字的內存地址到cache和主存。此時cache控制邏輯依據(jù)地址判斷此字是否在cache中：若是，此字立即傳送給CPU;若非，則用主存讀周期把此字從主存讀出送到CPU，與此同時，把含有這個字的整個數(shù)據(jù)塊從主存讀出送到cache中。從CPU看，增加一個cache的目的，就是在性能上使主存的平均讀出時間盡可能接近cache的讀出時間。為了達到這個目的，在所有的存儲器訪問中由cache滿足CPU需要的部分應占很高的比例，即cache的命中率應接近于1.由于程序訪問的局部性，實現(xiàn)這個目標是可能的。運算器由算數(shù)邏輯單元(ALU)、通用寄存器、數(shù)據(jù)緩沖寄存器DR和狀態(tài)條件寄存器PSW組成，它是數(shù)據(jù)加工處理部件。運算器接受控制器的命令而進行動作，即運算器所進行的全部操作都是由控制器發(fā)出的控制信號來指揮的，所以它是執(zhí)行部件。運算器有兩個主要功能：(1)執(zhí)行所有的算數(shù)運算;(2)執(zhí)行所有的邏輯運算，并進行邏輯測試，如零值測試或兩個值的比較。通常，一個算數(shù)操作產生一個運算結果，而一個邏輯操作則產生一個判決。

　　與主存容量相比，cache的容量很小，它保存的內容只是主存內容的一個子集，且cache與主存的數(shù)據(jù)交換是以塊為單位。為了把主存塊放到cache中，必須應用某種方法把主存地址定為到cache中，稱做地址映射。“映射”的物理含義是確定位置的對應關系，并用硬件來實現(xiàn)。這樣當CPU訪問存儲器時，它所給出的一個字的內存地址會自動變換成cache的地址。由于采用硬件，這個地址變換過程很快，軟件人員絲毫感覺不到cache的存在，這種特性成為cache的透明性。地址映射方式有全相聯(lián)方式、直接方式和組相聯(lián)方式三種。在全相聯(lián)映射中，將主存中一個塊的地址(塊號)與塊的內容(字)一起存于cache的行中，其中塊地址存于cache行的標記部分中。這種帶全部塊地址一起保存的方法，可使主存的一個塊直接拷貝到cache中的任意一行上。全相聯(lián)映射方式的檢索過程：CPU訪存指令指定了一個內存地址(包括主存和cache),為了快速檢,指令中的塊號與cache中所有行的標記同時在比較器中進行比較。如果塊號命中，則按字地址從cache中讀取一個字;如果塊號未命中，則按內存地址從主存中讀取這個字。在全相聯(lián)cache中，全部標記用一個相聯(lián)存儲器來實現(xiàn)，全部數(shù)據(jù)用一個普通RAM來實現(xiàn)。全相聯(lián)方式的主要缺點是比較器電路難于設計和實現(xiàn)，因此只適合于小容量cache采用。直接映射方式也是一種多對一的映射關系，但一個主存塊只能拷貝到cache的一個特定行位置上去。直接映射方式的優(yōu)點是硬件簡單，成本低。缺點是每個主存塊只有一個固定的行位置可存放，如果塊號相距m整數(shù)倍的兩個塊存于同一cache行時，就要發(fā)生沖突。發(fā)生沖突時就要將原先存入的行換出去，但很可能過一段時間又要換入。頻繁的置換會使cache的效率下降。因此直接映射方式適合于需要大容量cache的場合，更多的行數(shù)可以減小沖突的機會。采用直接映射時，cache無需考慮替換問題。從存放位置的靈活性和命中率來看，全相聯(lián)映射方式為優(yōu);從比較器電路簡單及硬件投資來說，直接映射方式為佳。組相聯(lián)映射方式將cache分成u組，每組v行，主存塊存放到哪個組是固定的，至于存到該組哪一行是靈活的。組相聯(lián)映射方式的比較器電路容易設計和實現(xiàn)，而塊在組中的排放又有一定的靈活性，使沖突減少。全相聯(lián)映射方式和組相聯(lián)映射方式速度較低，通常適合于小容量cache。

　　cache工作原理要求它盡量保存最新數(shù)據(jù)。當一個新的主存塊需要拷貝到cache，而允許存放此塊的行位置都被其他主存塊占滿時，就要產生替換。對直接映射方式來說，因一個主存塊只有一個特定的行位置可存放，所以只要把此特定位置上的原主存塊換出cache即可。對全相聯(lián)和組相聯(lián)cache來說，就要允許存放新主存塊的若干特定行中選取一行換出。cache的替換全部靠硬件實現(xiàn)。

　　如何選取就涉及替換策略，又稱替換算法，硬件實現(xiàn)的常用算法主要有以下三種：1)近期最少使用(LRU)算法：將近期內長久未被訪問的行換出;2)最不經常使用(LFU)算法:將一段時間內被訪問次數(shù)最少的那行數(shù)據(jù)換出;3)隨機替換：實際上是不要什么算法，從特定的行位置中隨機地選出一行換出即可。在Cache替換算法中，近期最少使用法比較正確地利用了程序訪存局部性原理，替換出近期用得最少的存儲塊，命中率較高，是一種比較好的替換算法;隨機法是隨機地確定替換的存儲單元，先進先出法是替換最早調入的存儲單元，它們都沒有根據(jù)程序訪存局部性原理，命中率較低;而后進先出法不是cache所使用的替換算法，此法在堆棧存儲結構中使用。

　　【虛擬存儲器】

　　常用的虛擬存儲系統(tǒng)由主存-輔存兩級存儲器組成，其中輔存是大容量的磁表面存儲器。在虛擬存儲器中，主存的內容只是輔存的一部分內容。虛擬存儲系統(tǒng)是為了提高存儲系統(tǒng)的性能價格比而構造的分層存儲體系，力圖使存儲系統(tǒng)的性能接近高速存儲器，而價格和容量接近低速存儲器。虛擬存儲利用了程序運行時的局部性原理把最近常用的信息塊從相對慢速而大容量的存儲器調入相對高速而小容量的存儲器。虛擬存儲主要是解決存儲容量問題，另外還包括存儲管理、主存分配和存儲保護等方面。虛存所依賴的輔存與CPU之間不存在直接的數(shù)據(jù)通路，當主存不命中時只能通過調頁解決，CPU最終還是要訪問主存。虛存管理由軟件(操作系統(tǒng))和硬件共同完成，由于軟件的介入，虛存對實現(xiàn)存儲管理的系統(tǒng)程序員不透明，而只對應用程序員透明(段式和段頁式管理對應用程序員“半透明”)。主存未命中時系統(tǒng)的性能損失要遠大于cache未命中時的損失。

　　【虛擬內存管理】

　　虛存機制也要解決一些關鍵問題：(1)調度問題：決定哪些程序和數(shù)據(jù)應被調入主存;(2)地址映射問題：在訪問主存時把虛地址變?yōu)橹鞔嫖锢淼刂�，在訪問輔存時把虛地址變?yōu)檩o存的物理地址，以便換頁;(3)替換問題：解決哪些程序和數(shù)據(jù)應被調出主存;虛擬存儲器的替換算法與cache的替換算法類似，有FIFO算法、LRU算法、LFU算法，虛擬存儲器的替換有操作系統(tǒng)的支持(4)更新問題：確保主存和輔存的一致性。虛擬存儲器分為頁式、段式、段頁式三種。

　　頁式虛擬存儲系統(tǒng)中，虛地址空間被分成等長大小的頁，稱為邏輯頁;主存空間也被分成同樣大小的頁，稱為物理頁。相應地，虛地址分為兩個字段：高字段為邏輯頁號，低字段為頁內地址(偏移量);實存地址也分為兩個字段：高字段為物理頁號，低字段為頁內地址。通過頁表可以把虛地址(邏輯地址)轉換成物理地址。在大多數(shù)系統(tǒng)中，每個進程對應一個頁表�，F(xiàn)代的中央處理機通常有專門的硬件支持地址變換。每個進程所需的頁數(shù)并不固定，所以頁表的長度是可變的，因此通常的實現(xiàn)方法是把頁表的基地址保存在寄存器中，而頁表本身則放在主存中。由于虛地址空間可以很大，因而每個進程的頁表有可能非常長。由于頁表通常在主存中，因而即使邏輯頁已經在主存中，也要至少訪問兩次物理存儲器才能實現(xiàn)一次訪存，這將使虛擬存儲器的存取時間加倍。為了避免對主存訪問次數(shù)的增多，可以對頁表本身實行二級緩存，把頁表中的最活躍部分存放在高速存儲器中。這個專用于頁表緩存的高速存儲部件通常稱為轉換后援緩沖器(TLB)，又稱快表。而保存在主存中的完整頁表則稱為慢表�？毂淼淖饔檬羌涌斓刂忿D換。TLB的作用和與主存與CPU之間的cache作用相似，通常由相聯(lián)存儲器實現(xiàn)，容量比慢表小得多，存儲慢表中部分信息的副本，可以完成硬件高速檢索操作。地址轉換時，根據(jù)邏輯頁號同時查快表和慢表，當在快表中有此邏輯號時，就能很快地找到對應的物理頁號。根據(jù)程序的局部性原理，多數(shù)虛擬存儲器訪問都將通過TLB進行，從而有效降低訪存的時間延遲。由于TLB的緩沖過程與cache的緩沖過程是獨立的，所以在每次存儲器訪問過程中有可能要經歷多次變換。

【計算機組成原理是什么】相關文章：

計算機的組成及工作原理07-02

3D打印原理是什么09-28

計算機內存的工作原理07-19

計算機硬件組成及其作用09-21

計算機網絡的硬件組成10-15

計算機硬件系統(tǒng)的組成有哪些10-05

計算機硬件故障原理及日常維護09-28

計算機網絡技術原理08-09

計算機顯卡是什么07-16

計算機網絡原理知識點10-15