考研計(jì)算機(jī)組成原理復(fù)習(xí)重點(diǎn)
考生們?cè)诿鎸?duì)考研計(jì)算機(jī)的組成原理時(shí)，在復(fù)習(xí)上，需要重點(diǎn)的把知識(shí)點(diǎn)掌握好。小編為大家精心準(zhǔn)備了計(jì)算機(jī)考研重點(diǎn)歸納，歡迎大家前來(lái)閱讀。
計(jì)算機(jī)考研總線邏輯要點(diǎn)
畫一個(gè)具有雙向傳輸功能的總線邏輯圖。
解：此題實(shí)際上是要求設(shè)計(jì)一個(gè)雙向總線收發(fā)器，設(shè)計(jì)要素為三態(tài)、雙向、使能等控制功能的實(shí)現(xiàn)，可參考74LS245等總線收發(fā)器芯片內(nèi)部電路。 邏輯圖如下：(n位)
幾種錯(cuò)誤的設(shè)計(jì)：
幾種錯(cuò)誤的設(shè)計(jì)：
設(shè)數(shù)據(jù)總線上接有A、B、C、D四個(gè)寄存器，要求選用合適的74系列芯片，完成下列邏輯設(shè)計(jì)：
(1) 設(shè)計(jì)一個(gè)電路，在同一時(shí)間實(shí)現(xiàn)D→A、D→B和D→C寄存器間的傳送;
(2) 設(shè)計(jì)一個(gè)電路，實(shí)現(xiàn)下列操作：
T0時(shí)刻完成D→總線;
T1時(shí)刻完成總線→A;
T2時(shí)刻完成A→總線;
T3時(shí)刻完成總線→B。
解：
(1)采用三態(tài)輸出的D型寄存器74LS374做A、B、C、D四個(gè)寄存器，其輸出可直接掛總線。A、B、C三個(gè)寄存器的輸入采用同一脈沖打入。注意-OE為電平控制，與打入脈沖間的時(shí)間配合關(guān)系為：
現(xiàn)以8位總線為例，設(shè)計(jì)此電路，如下圖示：
(2)寄存器設(shè)置同(1)，由于本題中發(fā)送、接收不在同一節(jié)拍，因此總線需設(shè)鎖存器緩沖，鎖存器采用74LS373(電平使能輸入)。節(jié)拍、脈沖配合關(guān)系如下：
節(jié)拍、脈沖分配邏輯如下：
節(jié)拍、脈沖時(shí)序圖如下：
以8位總線為例，電路設(shè)計(jì)如下：
(圖中，A、B、C、D四個(gè)寄存器與數(shù)據(jù)總線的連接方法同上。)
幾種錯(cuò)誤的設(shè)計(jì)：
(1)幾種錯(cuò)誤的設(shè)計(jì)：
(1)幾種錯(cuò)誤的設(shè)計(jì)：
(2)幾種錯(cuò)誤的設(shè)計(jì)：
(2)幾種錯(cuò)誤的設(shè)計(jì)：
計(jì)算機(jī)考研總線要點(diǎn)
什么是總線?總線傳輸有何特點(diǎn)?為了減輕總線負(fù)載，總線上的部件應(yīng)具備什么特點(diǎn)?
解：總線是多個(gè)部件共享的傳輸部件。
總線傳輸?shù)奶攸c(diǎn)是：某一時(shí)刻只能有一路信息在總線上傳輸，即分時(shí)使用。
為了減輕總線負(fù)載，總線上的部件應(yīng)通過(guò)三態(tài)驅(qū)動(dòng)緩沖電路與總線連通。
講評(píng)：
圍繞“為減輕總線負(fù)載”的幾種說(shuō)法：
× 應(yīng)對(duì)設(shè)備按速率進(jìn)行分類，各類設(shè)備掛在與自身速率相匹配的總線上;
× 應(yīng)采用多總線結(jié)構(gòu);
× 總線上只連接計(jì)算機(jī)的五大部件;
× 總線上的部件應(yīng)為低功耗部件。
上述措施都無(wú)法從根上(工程上)解決問(wèn)題，且增加了許多不必要(或不可能)的限制。
× 總線上的部件應(yīng)具備機(jī)械特性、電器特性、功能特性、時(shí)間特性;
這是不言而喻的。
為什么要設(shè)置總線判優(yōu)控制?常見(jiàn)的集中式總線控制有幾種?各有何特點(diǎn)?哪種方式響應(yīng)時(shí)間最快?哪種方式對(duì)電路故障最敏感?
解：總線判優(yōu)控制解決多個(gè)部件同時(shí)申請(qǐng)總線時(shí)的使用權(quán)分配問(wèn)題;
常見(jiàn)的集中式總線控制有三種：
鏈?zhǔn)讲樵�、�?jì)數(shù)器查詢、獨(dú)立請(qǐng)求;
特點(diǎn)：鏈?zhǔn)讲樵兎绞竭B線簡(jiǎn)單，易于擴(kuò)充，對(duì)電路故障最敏感;計(jì)數(shù)器查詢方式優(yōu)先級(jí)設(shè)置較靈活，對(duì)故障不敏感，連線及控制過(guò)程較復(fù)雜;獨(dú)立請(qǐng)求方式判優(yōu)速度最快，但硬件器件用量大，連線多，成本較高。
解釋下列概念：總線的主設(shè)備(或主模塊)、總線的從設(shè)備(或從模塊)、總線的傳輸周期和總線的通信控制。
解：總線的主設(shè)備(主模塊)——指一次總線傳輸期間，擁有總線控制權(quán)的設(shè)備(模塊);
總線的從設(shè)備(從模塊)——指一次總線傳輸期間，配合主設(shè)備完成傳輸?shù)脑O(shè)備(模塊)，它只能被動(dòng)接受主設(shè)備發(fā)來(lái)的命令;
總線的傳輸周期——總線完成一次完整而可靠的傳輸所需時(shí)間;
總線的通信控制——指總線傳送過(guò)程中雙方的時(shí)間配合方式。
為什么要設(shè)置總線標(biāo)準(zhǔn)?你知道目前流行的總線標(biāo)準(zhǔn)有哪些?什么叫plug and play?哪些總線有這一特點(diǎn)?
解： 總線標(biāo)準(zhǔn)的設(shè)置主要解決不同廠家各類模塊化產(chǎn)品的兼容問(wèn)題;
目前流行的總線標(biāo)準(zhǔn)有：ISA、EISA、PCI等;
plug and play——即插即用，EISA、PCI等具有此功能。
計(jì)算機(jī)考研14個(gè)指令縮寫要點(diǎn)
CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS
解：全面的回答應(yīng)分英文全稱、中文名、中文解釋三部分。
CPU——Central Processing Unit，中央處理機(jī)(器)，見(jiàn)7題;
PC——Program Counter，程序計(jì)數(shù)器，存放當(dāng)前欲執(zhí)行指令的地址，并可自動(dòng)計(jì)數(shù)形成下一條指令地址的.計(jì)數(shù)器;
IR——Instruction Register，
指令寄存器，存放當(dāng)前正在執(zhí)行的指令的寄存器;
CU——Control Unit，控制單元(部件)，控制器中產(chǎn)生微操作命令序列的部件，為控制器的核心部件;
ALU——Arithmetic Logic Unit，算術(shù)邏輯運(yùn)算單元，運(yùn)算器中完成算術(shù)邏輯運(yùn)算的邏輯部件;
ACC——Accumulator，累加器，運(yùn)算器中運(yùn)算前存放操作數(shù)、運(yùn)算后存放運(yùn)算結(jié)果的寄存器;
MQ——Multiplier-Quotient Register，乘商寄存器，乘法運(yùn)算時(shí)存放乘數(shù)、除法時(shí)存放商的寄存器。
X——此字母沒(méi)有專指的縮寫含義，可以用作任一部件名，在此表示操作數(shù)寄存器，即運(yùn)算器中工作寄存器之一，用來(lái)存放操作數(shù);
MAR——Memory Address Register，存儲(chǔ)器地址寄存器，內(nèi)存中用來(lái)存放欲訪問(wèn)存儲(chǔ)單元地址的寄存器;
MDR——Memory Data Register，存儲(chǔ)器數(shù)據(jù)緩沖寄存器，主存中用來(lái)存放從某單元讀出、或?qū)懭肽炒鎯?chǔ)單元數(shù)據(jù)的寄存器;
I/O——Input/Output equipment，輸入/輸出設(shè)備，為輸入設(shè)備和輸出設(shè)備的總稱，用于計(jì)算機(jī)內(nèi)部和外界信息的轉(zhuǎn)換與傳送;
MIPS——Million Instruction Per Second，每秒執(zhí)行百萬(wàn)條指令數(shù)，為計(jì)算機(jī)運(yùn)算速度指標(biāo)的一種計(jì)量單位。
【考研計(jì)算機(jī)組成原理復(fù)習(xí)重點(diǎn)】相關(guān)文章：
考研計(jì)算機(jī)備考的復(fù)習(xí)重點(diǎn)06-10
計(jì)算機(jī)組成考研指導(dǎo)復(fù)習(xí)指南10-13
考研如何學(xué)習(xí)計(jì)算機(jī)組成原理這門課11-09
考研計(jì)算機(jī)專業(yè)網(wǎng)絡(luò)復(fù)習(xí)重點(diǎn)11-08
考研計(jì)算機(jī)專業(yè)特點(diǎn)及復(fù)習(xí)重點(diǎn)11-09
考研計(jì)算機(jī)沖刺階段復(fù)習(xí)重點(diǎn)11-09
《細(xì)胞的化學(xué)組成》復(fù)習(xí)重點(diǎn)歸納08-24